Este sítio funciona melhor com JavaScript.
Página inicial
Explorar
Ajuda
Iniciar sessão
amit.b
/
AXI4_LiteMM
derivado de
vikram/AXI4_LiteMM
Vigiar
1
Marcar como favorito
0
Derivar
0
Código
Questões
0
Pedidos de integração
0
Lançamentos
0
Wiki
Trabalho
Não pode escolher mais do que 25 tópicos
Os tópicos devem começar com uma letra ou um número, podem incluir traços ('-') e podem ter até 35 caracteres.
5
Cometimentos
1
Ramo
58 KiB
SystemVerilog
62.7%
Verilog
37.3%
Árvore:
b30ddca5ea
master
Ramos
Etiquetas
${ item.name }
Criar ramo
${ searchTerm }
de 'b30ddca5ea'
${ noResults }
AXI4_LiteMM
/
sources_1
/
imports
/
AXI4_liteMM
Histórico
vikram
b30ddca5ea
Controlled AWREADY v3
há 4 anos
..
Enable_gen.v
Successful_2writes & Reads
há 4 anos
Regstr_space.v
Successful_2writes & Reads
há 4 anos
adderss_gen1.v
AW_ready_valid_handshake
há 4 anos
axi4_lite_v1_0_S_AXI_1.sv
Controlled AWREADY v3
há 4 anos
simple_dual_one_clock.v
Successful_2writes & Reads
há 4 anos